طراحی جمع کننده کم مصرف برای کاربرد در محاسبات درون حافظه

نوع: Type: پایان نامه

مقطع: Segment: کارشناسی ارشد

عنوان: Title: طراحی جمع کننده کم مصرف برای کاربرد در محاسبات درون حافظه

ارائه دهنده: Provider: علی اکبریان - مهندسی کامپیوتر

اساتید راهنما: Supervisors: دکتر عباس رمضانی

اساتید مشاور: Advisory Professors:

اساتید ممتحن یا داور: Examining professors or referees: دکتر مهدی عباسی، دکتر حاتم عبدلی

زمان و تاریخ ارائه: Time and date of presentation: ساعت 13:30 - 1404/12/11

مکان ارائه: Place of presentation: سمینار مهندسی کامپیوتر

چکیده: Abstract: جمع کننده ها بلوک های سازنده اساسی در طراحی و پیاده سازی پردازنده های مدرن هستند. در همین حال، درک معماری های حافظه که امکان محاسبه را در حافظه فراهم می کنند، به یک چالش تحقیقاتی بزرگ تبدیل شده است. یکی از مزایای کلیدی محاسبات درون حافظه ای، توانایی آن در مدیریت کارآمد حجم زیادی از داده ها است. در معماری های مرسوم، انتقال مکرر داده ها بین واحد پردازش مرکزی (CPU) و حافظه اصلی منجر به جابجایی بیش از حد داده ها می شود که منجر به مصرف انرژی بالا، افزایش اتلاف توان و کاهش عملکرد می شود. این ناکارآمدی به ویژه زمانی شدید می شود که برنامه ها به حافظه وابسته باشند - به عنوان مثال، در مورد از دست رفتن حافظه پنهان در آخرین سطح - که در آن داده ها باید با سرعتی از حافظه اصلی واکشی شوند که نمی تواند عملکرد بهینه و بهره وری انرژی را حتی با سلسله مراتب پیشرفته حافظه پنهان حفظ کند. زمان و انرژی مورد نیاز برای انتقال داده ها از حافظه به واحدهای محاسباتی، کارایی سیستم را به طور قابل توجهی محدود می کند. برای پرداختن به این چالش، محاسبات را می توان در دانه بندی های مختلف، از هسته های پردازشی پیچیده گرفته تا واحدهای محاسباتی ساده مانند جمع کننده ها، از CPU به حافظه اصلی منتقل کرد. با انجام محاسبات مستقیما در حافظه، ترافیک داده بین CPU و حافظه به طور قابل توجهی کاهش می یابد و منجر به کاهش مصرف انرژی و توان می شود. بنابراین، هدف اصلی این کار دستیابی به بهبود بهره وری انرژی و کاهش مصرف توان است.

فایل: ّFile: دانلود فایل