بهبود کارایی الگوریتم¬های رمزنگاری پساکوانتوم در اینترنت اشیاء

نوع: Type: پایان نامه

مقطع: Segment: کارشناسی ارشد

عنوان: Title: بهبود کارایی الگوریتم¬های رمزنگاری پساکوانتوم در اینترنت اشیاء

ارائه دهنده: Provider: نادر شیری - رشته کامپیوتر

اساتید راهنما: Supervisors: دکتر حاتم عبدلی

اساتید مشاور: Advisory Professors:

اساتید ممتحن یا داور: Examining professors or referees: آقایان دکتر مهدی عباسی و دکتر رضا محمدی

زمان و تاریخ ارائه: Time and date of presentation: 9 صبح 15 مهر 1402

مکان ارائه: Place of presentation: آمفی تئاتر مهندسی

چکیده: Abstract: در حالی که اینترنت اشیاء تعداد زیادی از دستگاه های کوچک ناهمگون را در یک شبکه بزرگ متصل می¬کند و شامل بسیاری از برنامه های کاربردی و محیط های مختلف و متنوع است، فراهم کردن امنیت گره¬ها در IoTبه یک مسئله مهم تبدیل شده است. این چالش برای دستگاه هایIoT تعبیه شده به دلیل انتشار فراگیر آنها در دنیای امروز و همچنین منابع محدود آنها (سخت¬افزار و انرژی) سخت¬تر است. اکثر سیستم‌های رمزنگاری کلید عمومی فعلی مانند RSA و ECC، در برابر حملات کامپیوترهای سریع کوانتومی ناامن هستند. با این دیدگاه که کامپیوترهای کوانتومی در مقیاس بزرگ در 15-10 سال آینده در دسترس خواهند بود،NIST فرآیند استانداردسازی رمزنگاری پسا کوانتومی را برای خنثی کردن حملات کوانتومی آغاز کرد. در میان انواع مختلف طرح های رمزنگاری مقاوم در برابر کوانتوم، رمزنگاری مبتنی بر مشبکه به عنوان یک طرح مقرون به صرفه و کارا، در حال گسترش است. طرح‌های پیشنهادیPQC مبتنی برمشبکه براساس مساله LWE و نوع BR-LWE برای هدف قرار دادن برنامه های کاربردی با محدودیت منابع، خطاهای باینری را برای کاهش اندازه کلید و دستیابی به مساحت کمتر با حفظ امنیت برای برنامه های سبک وزن به کار می¬گیرد که پیاده¬سازی این الگوریتم با چالش¬هایی مانند زمان اجرا و منابع مورد نیاز روبه¬رو است. با این حال، کارهای موجود به خوبی جنبه های مختلف مربوط به طرح رمزنگاری BR-LWE، به ویژه در پیاده سازی سخت افزاری با پیچیدگی کم را پوشش نداده است. این مقاله بر توسعه کارآمد پیاده سازی سخت افزاریPQC به طور خاص، اجرای طرح رمزگذاری مبتنی برBR-LWE تمرکز دارد. در این مقاله معماری کارآمدی مبتنی برLFSR برای اجرای موازی و موثر ضرب چندجمله¬ای و کاربرد آن در طرح رمزنگاری مبتنی برINVBR-LWE ارائه شده است. با تجزیه ضرایب چندجمله ای A و B به گروه های متعدد و اجرای همزمان در دو مدار موازی، کاهش زمان اجرای کل الگوریتم را میسر کرده¬ایم. نتایج سنتز بر روی تراشهFPGA نشان می¬دهد که طرح پیشنهادی نسبت به کارهای مشابه، به دلیل کاهش سیکل اجرا تاخیر کل کمتری دارد و معیار ADP روش پیشنهادی تا 35% کاهش یافته است. با توجه به نتایج حاصل شده، طرح پیشنهادی می‌تواند برای استفاده در کاربردهای سبک ¬وزن گسترش یابد